Höghastighetsservoenhet baserad på CPLD och absolut kodare

För närvarande är servo -motorerna i inhemska CNC -maskinverktyg vanligtvis utrustade med inkrementella kodare, medan noggrannheten för inkrementella kodare inte är för hög och utgången är parallella signaler. För att förbättra dess noggrannhet är det nödvändigt att öka utformningen av kodaren. Svårigheter och öka utgången från parallella signaler, vilket inte bidrar till långväga kommunikationen mellan servoenheten och kodaren. Den absoluta kodaren används, förutom att dess noggrannhet är flera gånger högre än för den inkrementella kodaren. Seriekommunikation med hög hastighet sparar kommunikationslinjer för långväga kommunikation. I den andra änden av kodaren används CPLD och absolut kodare för höghastighets seriekommunikation. CPLD konverterar sedan den mottagna kodarinformationen till parallell dataöverföring. DSP i servoenheten utför aritmetisk kontroll. Denna artikel kommer att ge programvaran och hårdvarudesignen för höghastighetsserien kommunikation mellan CPLD och absolut kodare .

hårdvarudesign

Hårdvaran består huvudsakligen av tre moduler: strömförsörjning, CPLD och dess perifera kretsar och absolut kodargränssnittskrets.

Kraftmodul

Kraftmodulen består av en växlingsströmförsörjningskrets och ett DC/DC -strömförsörjningschip, såsom visas i figur 1.

Växlingsströmförsörjningen i siffran konverterar 220V AC -nätspänningen till +5V, +15V, -15V. Växlingsströmförsörjningen kan filtrera bort olika störningar i strömnätet, och transformatorn i växlingsströmförsörjningen kommer att vara 220V AC och utgången är + 5V, + 15V, -15V isoleras, den inre kretsen använder också TL431 för att justera justeringen Ledningspulsbredd på växelröret, så att anti-störning, säkerhet, stabilitet och spänningsreglering av växlingsströmförsörjningen är bättre. TPS7333 är ett DC/DC -chip. +5V DC -spänningen omvandlas till en stabil likspänning på +3,3V för användning av CPLD. TPS7333 har bättre omvandlingseffektivitet, tillförlitlighet och spänningsreglering. Det kan användas i spänningsområdet +3,77V- +10V. Konvertering +3.3V får CPLD att bränna ut på grund av att ingångsspänningen är för hög.

CPLD och dess perifera kretsmoduler

CPLD och dess perifera kretsmoduler består huvudsakligen av CPLD, CPLD -programmering av nedladdningsgränssnittskrets (JTAG -gränssnitt), DSP -gränssnittskrets, aktiv kristalloscillator, nivåomvandlingskrets och ADM485 och dess perifera kretsar (gränssnittskrets ansvarig för kommunikation med kodaren) . figur 2).

Denna design CPLD använder Alteras EPM570T144C5, som tillhör Alteras Max II. Max II är lägre i kostnad än Max I och förbrukar mindre kraft. Enheten har fler makroceller och enhetsfördröjningen styrs inom 6 ns. Med hög kostnadsresultat har EPM570T144C5 570 makroceller. Antalet stift på chipet är 144, varav 116 är tillgängliga I/O -portar, så resurserna för detta chip är tillräckliga. CPLD är huvudsakligen ansvarig för höghastighets seriekommunikation med den absoluta kodaren och styrs av DSP-kommandot för att vidarebefordra kodardata och annan information till DSP parallellt.

JTAG -gränssnittet används huvudsakligen för att ladda ner den körbara filen till CPLD, installera utvecklingsmiljön för Altera Company - Quartus II på datorn och sammanställa det skriftliga VHDL -programmet i denna utvecklingsmiljö för att säkerställa att sammanställningen inte är felfri och funktionen implementeras. Anslut nedladdningskabeln till JTAG -gränssnittet och ladda ner CPLD -kortet via programmeringsavladdningsverktyget som tillhandahålls av Quartus II.

DSP -gränssnittet består av 8 datalinjer, 3 adresslinjer och 1 kontrolllinje. De åtta datalinjerna är ansvariga för att överföra kodningsdata och annan information. De tre adresslinjerna är ansvariga för att överföra DSP -kommandon och avkodning vid CPLD -terminalen. CPLD överför kodningsdata eller annan information till DSP till 8 datalinjer enligt det avkodade kommandot. Kontrolllinjen kompletterar huvudsakligen den synkrona kontrollen av CPLD och DSP.

Den 20 m aktiva kristalloscillatorn ger huvudsakligen en referensklocka för CPLD. Under körning av klocksignalen genererar CPLD en baudhastighet på 2,5 MB/s för att kommunicera med kodaren och genererar en 10m Hz -klocka för vissa logikkontrollsignaler. Att tillhandahålla en klockfrekvens på 20 m Hz kräver en 3,3 V DC -spänning från strömförsörjningen.

Nivånskiftkretsen är huvudsakligen ansvarig för att konvertera 3,3V till 5V eller 5V till 3,3V, eftersom kärn- och I/O -portarna på CPLD kräver en matningsspänning på 3,3V, vilket krävs för ADM485 och absoluta kodare. Både tillförselspänningen och I/O -portdrivarkretsen är 5V, så det är nödvändigt att konvertera 3,3V till 5V eller 5V till 3,3V med nivåkonverteringschipet LVC4245A.

ADM485 och dess perifera kretsar är hårdvaruanslutningen mellan CPLD och absolut kodare höghastighetskommunikation. Arbetsspänningen för ADM485 är 5V och dess maximala kommunikationshastighet är 5 MB/s. Användningen av två ADM485-chips för dockningskommunikation kan förbättra anti-störningsförmågan på kommunikationslinjen, och det längsta överföringsavståndet kan nå 1,2 km. Den perifera kretsen visas i figur 3. Den högra halvan av den streckade linjen tillhör den perifera kretsen för den absoluta kodaren. Pull-up- och pull-down-motståndet är 1K ohm, det nuvarande begränsningsmotståndet är 220 ohm, och ADM485 SDAT är datautgångsstiftet. ADM485 är SRQ är datainmatningsstiftet, de för ADM485 är den externa styrstiftet, denna stift styrs av CPLD. Eftersom RS-485-kommunikationsprotokollet är halvduplex kan ADM485 endast vara i tillståndet för att skicka data eller ta emot data. När ADM485 är de hög är ADM485 i datautgångstillstånd (det vill säga CPLD får data). När de av ADM485 är låg nivå är ADM485 i datainmatningstillstånd (det vill säga CPLD skickar data).